如何通过 Xilinx SDK 中的 DMA 从内存向自定义流 IP 发送数据？答案

【问题标题】：How to send data to custom stream IP from memory through DMA in Xilinx SDK?如何通过 Xilinx SDK 中的 DMA 从内存向自定义流 IP 发送数据？
【发布时间】：2021-03-08 18:45:41
【问题描述】：

我按照本教程在 Vivado HLS 中创建了两个自定义流 IO：https://www.youtube.com/watch?v=3So1DPe2_4s、concat 和 slice ips。

我按照本教程 https://www.youtube.com/watch?v=R8MSpEU7UKE 创建了块设计。

我想通过 AXI DMA 将数据从 Zynq PS 发送到我的 IPS，然后我想将相同的数据写入 Zynq PS 中的 DDR。如何在赛灵思 SDK 中做到这一点？ My_Block_Diagram

【问题讨论】：

我已经改写了您的问题以尝试保存它。开始 "Is there a resource..." 立即取消该问题作为 SO 题外话的资格。而是解释你想要做什么，然后询问如何去做，包括你已经拥有的任何相关代码或其他信息。您也可以尝试在不依赖 YouTube 链接的情况下提出您的问题 - 没有人会花时间浏览它们，并且链接可能会过时。如果您有块设计，也许可以将其包含在问题中？

标签： sdk embedded fpga xilinx zynq

【解决方案1】：

这是一个很笼统的问题。没有关于您的具体问题的更多信息..

您是否阅读过 DMA 产品指南？（来自 Xilinx 的 PG021 文档）。它描述了如何使用该 IP 核，包括“示例设计”、“设计流程步骤”和“使用核进行设计”部分

【讨论】：