没有条件的 Verilog For 循环给出错误：期望操作数

【问题标题】：Verilog For loop with no condition gives error: expecting operand没有条件的 Verilog For 循环给出错误：期望操作数
【发布时间】：2019-04-24 21:06:19
【问题描述】：

我正在使用 Verilog（不是 SystemVerilog）并尝试使用中间没有条件的 for 循环。

它说“期望操作数”。

for(x=5;;x++ ) begin
            led[x] <= 1;

【问题讨论】：

【解决方案1】：

Verilog for 循环需要一个中间条件。 Verilog 也没有++ 运算符。

【讨论】：