如何在波形中查看 SystemVerilog 动态数组答案

【问题标题】：How to view a SystemVerilog dynamic array in waveform如何在波形中查看 SystemVerilog 动态数组
【发布时间】：2020-05-28 06:03:05
【问题描述】：

我正在尝试使用采用动态数组和队列的 SV 来实现 FIFO。但是我无法在波形查看器中查看动态阵列/队列的波形。有谁知道如何查看动态数组的波形或者不可能？

EDA Playground 中的结果：

错误消息：[2020-05-28 01:53:22 EDT] iverilog '-Wall' '-g2012' design.sv testbench.sv && unbuffer vvp a.out ivl: eval_object.c:65: eval_darray_new：断言“0”失败。中止（核心转储）退出代码预期：0，收到：1

在 SNPS VCS 中：

无法将某些信号添加到波形，因为它们无法找到在 FSDB 中。

 module dynamic_array_data();
      reg [7:0] mem [];
      initial begin
      $dumpfile("dump.vcd");
      $dumpvars;
      #10000 $finish;
    end
      initial begin
      mem = new[4];
      for (int i = 0; i < 4; i ++) begin
      mem[i] = i;
      end
      end
    endmodule

【问题讨论】：

标签： arrays verilog system-verilog fifo

【解决方案1】：

VCD 文本格式从未增强以支持 SystemVerilog 引入 Verilog 的许多数据类型，尤其是不支持动态大小的数组。

您将无法使用 EDAPlayground 上的任何工具，因为它依赖于来自 $dumpvars 的 VCD 文件来显示波形。

【讨论】：