设计系统定时器（可编程逻辑定时器）[关闭]

Question

系统定时器

计算机包含一个包含可编程通道的计时器。可编程的 通道表示不同持续时间的计时器。如何设计这样的电路有四个 可编程通道，每个最初禁用。一个使能输入，两个通道选择 输入和 4 行持续时间输入可以将任何通道设置为从 1- 的给定持续时间 15. 零表示禁用通道。四个输出线对应于通道和 相应的计时器到期后立即设置为高。

输入 时钟脉冲CP

输入可用 IA

通道选择 CS0、CS1

持续时间 D0…D3

输出

定时器到期：TA、TB、TC、TD

我想使用离散逻辑 IC，如触发器、逻辑门、解码器、多路复用器、编码器等。数据输入是使用按钮（按钮）完成的，输出应该显示在 LED 上。时钟应该是通用的。

Answer 1

单发计时器包括：

1. n 位二进制计数器

   由输入时钟源CP 驱动并由启动输入复位。每个时钟脉冲都会增加其值。复位输入应连接到定时器启动信号。

2. n 位 LATCH 寄存器

   存储计时器间隔值（您的每个通道持续时间D0..D3）

3. n 位比较器

   比较计数值和间隔值。相等位的 XOR 为零，因此如果您或所有异或位在一起，如果 LATCH 寄存器值和计数器值相同，则结果为 0。

4. 输出触发器

   要记住定时器到期（对于非脉冲模式操作）输出是你的TA.TB,TC,TD 启动脉冲还应该重置电路上的 RS 我这样做是通过 WR 但我怀疑你会有单独的 Start 信号......

类似这样的：

您需要考虑使用过的 IC 的否定和辅助输入，以使其正常工作（有些已否定 WR，有些则没有……所有引脚都是如此，因此请务必检查数据表）。所以不要忘记将片选和输出使能信号添加到它们的工作条件。

多通道计时器

你只需为每个连接到同一个计数器的通道添加 LATCH 和比较器。棘手的部分是频道选择和启动部分。您需要在设置D0..D3 时添加解码器1 from 4 以选择正确的LATCH。要为该部分绘制电路，我需要了解更多关于此目的的信息......此外，如果您仅手动设置间隔，那么您可以使用 DIP 开关而不是 LATCH 和选择电路制作这一切都简单得多。

以上所有内容都可以仅通过 NAND 或 NAND 门而不是具体的 IC 实现来实现。为此，您需要使用 Karnaugh Maps 和布尔代数。

有一段时间我用原始门做了一些事情，因为现在使用 MCU/FPGA 更容易更便宜更快，所以要小心我可能会错过一些琐碎的事情（比如某处的否定门） ...无论如何，即使这样，这也应该得到计时器背后的想法

BTW C++ 的表示形式是：

int cnt=0,D=?;
bool TA=0;
for (;;)
 {
 if (cnt==D) TA=1;
 cnt=(cnt+1)&15;
 }

[Edit1] 4 通道版本

这是基于上面的文字。还有一个组件更少的选项，它使用 4 个半字节 RAM 模块而不是 LATCH 寄存器和解码器，由单个定时器组成，以 4 倍 CP 倍频时钟连续循环所有通道（例如通过 XORing 延迟的 CP 信号）。