【发布时间】：2015-08-25 07:25:04
【问题描述】：
有人可以告诉我VHDL中=之间的区别吗？我知道它大于/小于或等于符号。有人可以准确地解释一下执行过程是如何发生的吗？知道通常我们使用 = 时会弹出。有人可以告诉我区别吗？
【问题讨论】：
标签： vhdl
【发布时间】：2015-08-25 07:25:04
【问题描述】：
在 if 语句和其他地方写这些是有区别的。
当在 if 语句中使用这些时，会发生数学运算。在您编写比较时，检查值是否大于或等于、小于或等于您比较的值。
在 if 语句之外编写代码时，这是 VHDL 语法的一部分，没有数学意义，这就是语言的构造方式。
signal_a <= signal_b -- Assign signal B to signal A
-- When something is A then do whats is inside when block
case something is
when A =>
-- Do some stuff
when others =>
-- Do other stuff
end case;
【讨论】：
-
问题是关于
>=而不是=>。 -
将 >= 解释为拼写错误，因为 >= 在问题中描述的上下文中的语法不正确...