SystemVerilog 接口的放置位置，以及如何命名接口和文件 [关闭]答案

【问题标题】：Where to place the SystemVerilog interfaces, and how to name the interfaces and the files [closed]SystemVerilog 接口的放置位置，以及如何命名接口和文件 [关闭]
【发布时间】：2020-01-07 12:56:22
【问题描述】：

我正在 SystemVerilog 中为我的设计编写一些接口，其中有很多。我想知道是否有一些关于如何组织它们的具体指导方针。

现在我将所有接口都放在一个文件中。我想知道是否应该将它们中的每一个放在一个单独的文件中或全部放在一个文件中。如果有一些关于如何命名文件的具体指南。

谢谢。

【问题讨论】：

这取决于你。将每个模块和每个接口放在单独的文件中是一种很好的做法。

标签： interface system-verilog digital-design

【解决方案1】：

虽然答案可能看起来固执己见，但在设计工具时每个设计单元一个文件，并且文件的名称应与单元的名称匹配。因此，如果接口的名称是foo，则文件的名称应该是foo.sv 这样该工具可以在目录中搜索文件，而无需单独指定它们。 *.sv 扩展名让工具知道文件是用 SystemVerilog 语言编写的。

每个单元有一个文件使调试更容易并简化代码覆盖率分析。在项目管理方面，每个单元坚持一个文件可能还有其他原因，但这些确实变得更加固执己见。

【讨论】：