在 x86 CPU 下，有没有办法在不触及 L1/L2/L3 缓存的情况下写入/读取内存？
x86 CPU 中的缓存是否完全由硬件管理？
编辑：我想这样做是因为我想对内存速度进行采样并查看内存性能的任何部分是否会降低。
【问题讨论】：
CPU 确实在硬件中管理自己的缓存，但 x86 为您提供了一些影响这种管理的方法。
要在不缓存的情况下访问内存，您可以：
使用 x86 非临时指令，它们旨在告诉 CPU 您不会再次重用此数据，因此将其保留在缓存中毫无意义。 x86 中的这些指令通常称为 movnt*（根据数据类型使用后缀，例如用于将普通整数加载到通用寄存器的 movnti）。还有一些流式加载/存储的说明，它们也使用类似的技术，但更适合高 BW 流（当您连续加载整行时）。 要使用这些，可以在内联汇编中对其进行编码，或者使用编译器提供的内在函数，它们中的大多数都将其称为 _mm_stream_*
将特定区域的内存类型更改为不可缓存。既然您声明您不想禁用所有缓存（这是理所当然的，因为这还包括代码、堆栈、页面映射等），您可以将基准数据集所在的特定区域定义为不可缓存，使用 MTRR（内存类型范围寄存器）。有几种方法可以做到这一点，您需要为此阅读一些文档。
话虽如此，如果您只想为内存读取计时而执行所有这些操作，您可能会得到不好的结果，因为大多数 CPU “低效”地处理非临时或不可缓存的访问。如果您只是在强制读取来自内存之后，最好通过顺序访问一个大到不适合任何缓存的数据集来操作缓存 LRU 来实现。这将使大多数 LRU 方案（不是全部！）首先删除最旧的行，因此下次您回绕时，它们必须来自内存。
请注意，要使其正常工作，您需要确保您的硬件预取器没有帮助（并且意外地覆盖了您想要测量的延迟） - 要么禁用它，要么使访问步幅足够大以使其无效。
【讨论】：
clflush 命令相对较新。我相信它只在服务器中可用。
Leeor preety 为您的任务列出了最“pro”的解决方案。我将尝试添加另一个可以达到相同结果的提案，并且可以使用简单的代码用纯 C 语言编写。这个想法是制作一个类似于 HPCC Challenge 基准测试中的“全局随机访问”的内核。
内核的想法是在一个巨大的数组中随机跳转 8B 值，通常是物理内存大小的 1/2（因此，如果您有 16 GB 的 RAM，则需要一个8GB 阵列导致 8B 的 1G 元素）。对于每次跳转，您都可以读取、写入或 RMW 目标位置。
这很可能测量 RAM 延迟，因为在 RAM 中随机跳转会使缓存非常低效。您将获得极低的缓存命中率，并且如果您对阵列进行足够的操作，您将能够衡量内存的实际性能。此方法还使预取非常无效，因为没有可检测到的模式。
您需要考虑以下事项：
【讨论】：