【问题标题】:Interconnect between per-core L2 and L3 in Core i7Core i7 中每核 L2 和 L3 之间的互连
【发布时间】:2013-01-22 15:40:58
【问题描述】:

英特尔酷睿 i7 具有每个内核的 L1 和 L2 缓存,以及大型共享 L3 缓存。我需要知道什么样的互连将多个 L2 连接到单个 L3。我是一名学生,需要写一个缓存子系统的粗略行为模型。 是横梁吗?单车?戒指?我遇到的参考文献提到了缓存的结构细节,但没有一个提到存在什么样的片上互连。

谢谢,

-内哈

【问题讨论】:

    标签: x86 computer-architecture cpu-cache


    【解决方案1】:

    现代 i7 使用环。来自Tom's Hardware

    今年早些时候,我有机会与 Sailesh Kottapalli 交谈,他是一位 英特尔的高级首席工程师,他解释说他看到了 Xeon 7500 系列 LLC 的持续带宽接近 300 GB/s, 由环形总线启用。此外,英特尔在 IDF 上证实, 目前正在开发的每一款产品都采用了戒指 巴士。

    您的模型将非常粗糙,但您可以从与 L3 相关的 i7 性能计数器的公开信息中收集更多信息。

    【讨论】:

      猜你喜欢
      • 2020-05-19
      • 2014-07-04
      • 2018-01-08
      • 2021-09-08
      • 2021-06-18
      • 2014-05-26
      • 2014-02-06
      • 2013-10-05
      相关资源
      最近更新 更多