我试图了解为什么将页面大小指定为 ISA 的一部分。
更具体地说，我正在寻找任何硬件模块（MMU、TLB）（除了操作系统）使用页面大小信息来提供特定功能的详细信息。
请让我知道为什么页面大小必须是 ISA 的一部分，而不仅仅是由操作系统决定。
谢谢。
【问题讨论】：
标签： operating-system cpu-architecture virtual-memory instruction-set page-tables
TLB 硬件必须知道页面大小才能确定转换是否适用于地址。例如给定一个翻译，它上面 2500 字节的地址是否使用该翻译？
或者换一种说法，TLB 必须知道哪些地址位是页偏移的一部分（在一个页内），哪些位需要从虚拟转换为物理。
此外，在具有 HW page walk 的架构上，整个页表格式是 ISA 的一部分，典型的设计使用虚拟页码作为索引来查找正确的条目（例如 x86-64's 4-level page tables）。 不是通过页表进行线性或二进制搜索来查找包含正在搜索的虚拟地址的条目。通常，相同的设计用于由软件 AFAIK 遍历的页表。
It is possible to build a TLB where each entry has a mask to control how many address bits it matches。即单个 TLB 可以包含多个大小的页面的条目。这仅适用于页面具有 2 次幂大小并且自然对齐的情况（即页面的起始地址始终是其大小的某个倍数，因此将页面内地址的低位归零可以为您提供页面起始地址)。
您可以将其与extent-based 页表格式一起使用，其中每个连续映射都有一个条目，而不是每个页面都有一个条目。
Page-walks 可能成本更高，必须检查更多条目以获得更多映射，但相同数量的 TLB 条目可能会覆盖更多地址空间。
在许多情况下，操作系统希望能够轻松地取消映射甚至分页未使用的页面，这与使用覆盖混合热数据和冷数据或特别是代码的大页面相冲突。 （但是普通的固定大小的大页面也有这个问题，所以 x86-64 的 2M 和 1G 大页面并不总是比标准 4k 页面更胜一筹。）
【讨论】：
页面大小不是 x86_64 的 ISA（编译器通常会发出的内容）的一部分。 x86_64 的指令集架构正式称为英特尔® 64 架构，在英特尔® 64 和 IA-32 架构软件的第 2.2.10 节（第 1 卷）中有简要描述开发者手册。它描述了应用程序可以查看和执行的操作。 ARMv8 也有类似的东西。
相反，页面大小留给操作系统，它不是 ISA 的一部分。这是因为页面大小可能因实现而异，并且可能根据模式设置（4K/2M/4M/1G）而变化。 x86_64 实现向操作系统提供类似于 ISA 的东西，英特尔将其称为 系统编程级别（操作系统将使用什么）。英特尔软件开发人员手册第 2 卷第 13 章对此进行了描述。
该级别描述页面大小和模式。但是一个“正确”的应用程序应该以不同的页面大小在不同的系统上以不同的页面大小模式运行。
【讨论】：
invlpg 影响的块有多大。即 x86 的控制寄存器是 ISA 的一部分。顺便说一句，Intel® 64 Architecture 是英特尔对其 x86-64 版本的名称。 AMD 肯定不会这么称呼它，他们的 CPU 实现了几乎完全相同的 ISA（基本上完全兼容非特权，内核的一些小差异）。