缓存未命中率指标之间的差异

Question

在 Patterson & Hennessy 的 appendix B 中，引入了两种不同的缓存未命中率指标：misses/instruction 和 misses/memory-reference。

推导出两者相关的方程：

未命中/指令 = 未命中/内存引用 * 内存引用/指令

他们继续描述misses/instruction 指标的优势：

每条指令未命中的优势在于它独立于硬件实现。例如，推测性处理器获取的指令数量大约是实际提交的指令的两倍，如果以每个内存引用而不是每条指令的未命中来衡量，这可以人为地降低未命中率。

以上怎么可能？假设misses/memory-reference 的比率在投机处理器中被人为降低，那么这个等式是否意味着misses/instruction 也会发生同样的情况？

Answer 1

不，因为应该使用每个已提交指令的未命中（不是每个获取的指令的未命中，而不是每个执行的指令的未命中）。