Cortex A53 L1 L2 缓存信息

Question

查看Cortex A53，我试图弄清楚到底是什么：

1. 8-64k 带奇偶校验的 I-Cache

   • 8-64k是什么意思？是8路集关联缓存，大小为64kByte吗？或者只是说大小在 8~64kByte 范围内
   • 什么是“w/parity”？

2. 8-64k D-Cache w/ECC

   • 什么是“带 ECC”？

3. L1 和 L2 缓存的关联性（直接映射、2 路、4 路 ...等）和大小对于 Cortex A53 是固定的，或者实际上由开发人员在设计微控制器时进行调整?

Answer 1

根据this 规范，这是特定于实现的，可以支持 8 到 64k 之间的大小。这不是集合关联性，因为 I-cache 只有 2 个。

奇偶校验意味着您为错误检测添加了奇偶校验位。 ECC 代表 Error-correction-code，它更高级（更多位覆盖线路的不同子集），可用于纠错和检测。