可以在硬件（RTL）中实现像窥探一致性这样的缓存一致性协议吗？

Question

是否可以在硬件 (RTL) 中实现缓存一致性协议（如窥探一致性协议和 MESI/MOESI）？我正在为多核缓存环境设计一个 RTL，并且需要在其中实现缓存一致性协议以获得所有处理器的一致和一致的数据。这只是一个学术练习。

任何线索确实会有所帮助。我有 MSI 的状态图，我应该先尝试实现 FSM 吗？我正在开发可合成的verilog/systemverilog的代码。

每个缓存块的 FSM 应该是不同的，那么是否有一个多路复用器连接到 FSM 状态机控制器，如下所示？

Answer 1

您还可以查看普林斯顿大学的 openPiton 项目 (openPiton)。它是一个研究框架，可让您合成和流片多核设计。

Answer 2

可以在硬件（RTL）中实现诸如窥探一致性协议和MESI/MOESI等缓存一致性协议吗？

是的。正如评论者已经指出的那样，它们已经在 VLSI 中实施多年。

我是否应该首先尝试实施 FSM [for Modified/Shared/Invalid (MSI) cache-coherence protocol]？

我想是的。它当然是更容易的之一。你没有提到你是否已经实现了一个基本的缓存控制器。我觉得您应该先从单处理器缓存控制器开始，然后将其扩展以从那里查看其他处理器的缓存。

就个人而言，我发现计算机组织和设计：硬件/软件接口第五版在进入缓存架构时非常有用。我附上了一本关于构建缓存控制器的书的屏幕截图。

---

从那时起，您可能会查看类似的资源，这些资源会深入研究具有缓存一致性功能的缓存控制器的架构设计。我通过基本的 Google 搜索找到了这些。

• "Implementing Cache Controllers"

• "Designing a Snoopy Cache"

是否有一个多路复用器连接到如下 FSM 状态机控制器？

要访问缓存中的块/行，是的。但是，请记住，您的一致性控制器可能不需要访问缓存中的数据。您的一致性逻辑很可能只需要读取和/或修改块的状态位。这可以为您节省一些位宽。所以我可能会这样画我的图表：

这只是一个想法，而不是具体的“这就是你应该这样做”的答案。

由于您使用的是 MSI，您实际上只需要 2 位来表示这三种状态。仅获取和输出 2 位应该比为一致性控制器获取整个块及其数据更有效。

// Note this code has not been tested. It is simply for illustrative purposes only.
module <cache name> (

input [X:0] address,
output logic [1:0] block_state

);

    // Cache memory blocks (32-bits of data. 2 bits of "state" info)
    logic [33:0] cache_mem [0:N];

    // Give index bits of address a name
    wire [Y:0] address_index;
    assign address_index[Y:0] = address[A:B];

    // Output the state bits of the selected cache block.
    assign block_state[1:0] = cache_mem[33:32][address_index];

endmodule

希望其中一些对您有所帮助！干杯！