使用寄存器作为偏移量

Question

我很好奇为什么我们不允许在 MIPS 中使用寄存器作为偏移量。我知道您不能像这样使用寄存器作为偏移量：lw $t3, $t1($t4);我只是好奇为什么会这样。

这是硬件限制吗？或者只是ISA的一部分？

Answer 1

我很好奇为什么我们不允许在 MIPS 中使用寄存器作为偏移量。

我不确定你的意思是“为什么 MIPS 程序集不允许你写这种形式”或“为什么底层 ISA 不提供这种形式”。

如果是前者，那么答案是基本 ISA 没有任何提供该功能的机器指令，而且显然设计者没有决定提供任何可以在幕后实现该功能的 pseudo-instruction。 ²

如果您首先要问为什么 ISA 不提供它，那只是一种设计选择。通过提供更少或更简单的寻址模式，您可以获得以下优势：

• 对一组更有限的可能性进行编码所需的空间更小，因此您可以为更多操作码、更短指令等节省编码空间。
• 硬件可以更简单或更快。例如，在地址计算中允许两个寄存器可能会导致：
• 寄存器文件中需要额外的读取端口¹。
• 寄存器文件和 AGU 之间的附加连接可在其中获取两个寄存器值。
• 需要对偏移量进行全宽（32 位或 64 位）加法，而不是更简单的地址端 + 16 位加法。
• 如果您仍想支持使用 2 寄存器地址的立即偏移量，则需要一个三输入 ALU（如果您不这样做，它们的用处就会降低）。
• 指令解码和地址生成的额外复杂性，因为您可能需要支持两种完全不同的地址生成路径。

当然，在某些情况下，所有这些权衡可能会得到很好的回报，这些情况可以通过更小或更快的代码充分利用 2-reg 寻址，但受 RISC 哲学启发的原始设计并没有不包括它。正如 Peter 指出的in the comments，随后在某些情况下添加了新的寻址模式，尽管显然不是用于加载或存储的通用 2-reg 寻址模式。

这是硬件限制吗？或者只是ISA的一部分？

那里有一点错误的二分法。当然，这不是硬件限制，因为硬件可以当然支持这一点，即使在设计 MIPS 时也是如此。这似乎暗示某些现有硬件具有该限制，因此 MIPS ISA 以某种方式继承了它。我怀疑情况恰恰相反：ISA 是这样定义的，基于对硬件实现可能性的分析，然后它变成了一种硬件简化，因为 MIPS 硬件不需要支持 MIPS ISA 之外的任何内容。

---

¹ 例如，支持需要从 3 个寄存器读取的存储指令。

² 当然值得一问这样的伪指令是否是一个好主意：它可能会扩展为将两个寄存器添加到临时寄存器，然后是 lw 与结果。这总是存在隐藏“太多”工作的危险。由于这部分掩盖了将 1:1 映射到硬件负载的真实负载与在幕后进行额外算术的版本之间的差异，因此很容易想象它可能会导致超优决策。

以在循环中线性访问两个元素大小相等的数组为例。对于 2-reg 寻址，很自然地将此循环写为两个 2-reg 访问（每个都有不同的基址寄存器和公共偏移寄存器）。偏移维护的唯一“开销”是单个偏移增量。这隐藏了一个事实，即在内部需要两个隐藏的添加来支持寻址模式：直接增加每个基数而不使用偏移量会更好。此外，一旦开销明确，您可以看到展开循环并使用立即偏移可以进一步减少开销。