MinGW下使用makefile编译所有CPP文件

Question

我的C++项目的目录结构是

/..
   makefile     <- the makefile is in root
   /include     <- subdirectory that has to be included while compiling
   /obj         <- target place for all *.o and final executable
   /src         <- sources

而我当前的 makefile 是：

CC=g++
CFLAGS=-c -Wall -std=c++11

INC=-Iinclude
SRC=src
TGT=obj

all: myapp

myapp: myapp.o
    $(CC) $(TGT)/myapp.o -o $(TGT)/myapp

myapp.o:
    $(CC) $(CFLAGS) $(INC) $(SRC)/myapp.cpp -o $(TGT)/myapp.o

clean:
    rm -rf $(TGT)
    mkdir $(TGT)

这适用于我的第一个文件。我是一个 makefile 新手 - 请帮我编译 /src 目录下的所有文件并将它们链接到 /obj 目录中的可执行文件。

makefile 必须在 Windows 下工作，我使用的是 MinGW 和 MSYS

Answer 1

添加源文件列表：

SOURCES = $(wildcard $(SRC)/*.cpp)

以及对应的目标文件列表：

OBJS = $(addprefix $(TGT)/, $(notdir $(SOURCES:.cpp=.o)))

和目标可执行文件：

$(TGT)/myapp: $(OBJS)
    $(CXX) $(LDFLAGS) $(OBJS) -o $@

构建对象的规则：

$(TGT)/%.o: $(SRC)/%.cpp
    $(CXX) $(CXXFLAGS) -c $< -o $@

现在您必须指定 g++ 的选项：

INCLUDES = -Iinclude
CXXFLAGS = -Wall -std=c++11 $(INCLUDES)

一切都在一起：

SRC=src
TGT=obj
INCLUDES = -Iinclude
CXXFLAGS = -Wall -std=c++11 $(INCLUDES)
SOURCES = $(wildcard $(SRC)/*.cpp)
OBJS = $(addprefix $(TGT)/, $(notdir $(SOURCES:.cpp=.o)))

$(TGT)/%.o: $(SRC)/%.cpp
    $(CXX) $(CXXFLAGS) -c $< -o $@

$(TGT)/myapp: $(OBJS)
    $(CXX) $(LDFLAGS) $(OBJS) -o $@

重要的是，$(CXX) ... 前面必须有一个“制表符”字符，而不是空格。

Answer 2

你可以使用VPATH for separating source and object files:

src/myapp.c
obj/Makefile

将您现有的Makefile 移至obj/，省略对$(TGT) 和$(SRC) 的引用并添加以下内容：

VPATH=../src

请注意，如果您尝试使用multi-architecture builds, VPATH is not ideal。

---

顺便说一句，你没有利用builtin rules。你在哪里

CC=g++
CFLAGS=-c -Wall -std=c++11
myapp: myapp.o
    $(CC) $(TGT)/myapp.o -o $(TGT)/myapp

myapp.o:
    $(CC) $(CFLAGS) $(INC) $(SRC)/myapp.cpp -o $(TGT)/myapp.o

你可以改用：

CXXFLAGS=-Wall -std=c++11
CXXFLAGS+=$(INC)
LDLIBS+=-lstdc++

myapp: myapp.o

---

因此，总而言之，您的新 obj/Makefile 应该如下所示：

VPATH=../src
INC=-I../include
CXXFLAGS=-Wall -std=c++11
CXXFLAGS+=$(INC)
LDLIBS+=-lstdc++

myapp: myapp.o

如有必要，您可以从 obj/ 创建另一个 Makefile 以递归到这个新的：

all: obj/myapp

obj/myapp:
    mklink obj/Makefile ../Makefile
    $(MAKE) --directory=obj/