Makefile自动覆盖旧文件[重复]

Question

可能重复：
How do you force a makefile to rebuild a target

我使用的是 zedshaw's makefile 的略微修改版本，但是当我运行它时，它不会重新编译 .o 文件。

我只花了 2 个小时调试才发现 make 正在查看现有的目标文件，而根本没有重新编译它们。

以后如何强制 make 重新编译 $(OBJECTS)？有没有办法在all 之前不添加clean 目标？

编辑：为了清楚起见：如果源代码中的某些内容已更改，Make 应该会自动重新编译，这不适用于 $(OBJECTS)，因此我需要强制重新编译它们或找到找出为什么它不自己做。

编辑 2： 在复制整个文件夹并在不同时间对其进行比较后，我意识到 make 正确地看到了除一个依赖项之外的所有依赖项。问题出在以下几点：

tests: LDLIBS += $(TARGET)
tests: $(TESTS)

Make 无法将 LDLIBS 下的内容识别为依赖项，因此我添加了：

$(TESTS): $(TARGET)

这解决了问题。由于 Jens 在 cmets 中调用了它，因此我将他的答案标记为已接受。

CFLAGS=-g -O2 -Wall -Wextra -Isrc -rdynamic -DNDEBUG $(OPTFLAGS)
LDLIBS=-ldl $(OPTLIBS)
PREFIX?=/usr/local

SOURCES=$(wildcard src/**/*.c src/*.c)
OBJECTS=$(patsubst %.c,%.o,$(SOURCES))

TEST_SRC=$(wildcard tests/*_tests.c)
TESTS=$(patsubst %.c,%,$(TEST_SRC))

TARGET=build/liblcthw.a
SO_TARGET=$(patsubst %.a,%.so,$(TARGET))

# The Target Build
all: cls $(TARGET) $(SO_TARGET) tests

dev: CFLAGS=-g -Wall -Isrc -Wall -Wextra $(OPTFLAGS)
dev: all

$(TARGET): CFLAGS += -fPIC
$(TARGET): build $(OBJECTS)
    ar rcs $@ $(OBJECTS)
    ranlib $@

$(SO_TARGET): $(TARGET) $(OBJECTS)
    $(CC) -shared -o $@ $(OBJECTS)

build:
    @mkdir -p build
    @mkdir -p bin

# The Unit Tests
.PHONY: tests
tests: LDLIBS += $(TARGET)
tests: $(TESTS)
    sh ./tests/runtests.sh

valgrind:
    VALGRIND="valgrind --log-file=/tmp/valgrind-%p.log" $(MAKE)

# The Cleaner
clean: cls
    rm -rf build $(OBJECTS) $(TESTS)
    rm -f tests/tests.log
    find . -name "*.gc*" -exec rm {} \;
    rm -rf `find . -name "*.dSYM" -print`

# The Install
install: all
    install -d $(DESTDIR)/$(PREFIX)/lib/
    install $(TARGET) $(DESTDIR)/$(PREFIX)/lib/

# The Checker
BADFUNCS='[^_.>a-zA-Z0-9](str(n?cpy|n?cat|xfrm|n?dup|str|pbrk|tok|_)|stpn?cpy|a?sn?printf|byte_)'
check:
    @echo Files with potentially dangerous functions.
    @egrep $(BADFUNCS) $(SOURCES) || true

# Clear screen for unspammy terminals
cls:
    clear

Answer 1

如何强制 make 重新编译？

两种选择：

1. touch所有源文件
2. 如果您使用的是 GNU make，make --always-make