如何将多个 Xilinx NGC 网表合并到一个新网表答案

【问题标题】：How can I merge several Xilinx NGC netlists to an new netlist如何将多个 Xilinx NGC 网表合并到一个新网表
【发布时间】：2015-06-12 07:24:49
【问题描述】：

我正在使用 XST（Xilinx ISE 14.7 套件中的综合工具）将 VHDL 源文件编译为网表（*.ngc 文件）。

我的代码使用多个 Xilinx IP 内核（如 ChipScope ILA）进行调试，它们也被预先合成为 ngc 文件。我只想向我们的客户发送一个 ngc 文件。这是概念设计的证明，所以他应该会看到一个简单的界面：
- 我们的 IPCore + VHDL 组件
- 他的 ChipScope ICON IP 核/网表为我们的 IP 核提供了 5 个开放端口

如何将这些 ngc 文件与一个 ngc 文件合并？

ISE 设计流程使用“翻译”将所有网表合并在一起，并生成一个 ngd 文件，该文件是“映射”步骤的输入。

【问题讨论】：

见ngcbuild。 Google 是我们的朋友（merge .ngc Xilinx）。 “NGCBuild 实用程序： • 将多个源网表（EDIF 和 NGC 文件）编译成单个 NGC 文件，该文件可以作为原子实体（也称为“增量链接”）交付。 Chapter 24 NGCBuild，命令行工具用户指南。
另见ChipScope Pro Software and Cores User Guide (UG029, v14.3)，第 37 页编辑 CDC 项目步骤。
您可以从谷歌搜索的结果中注意到，合并 Native Generic Compiler (.ngc) 网表似乎是您在使用 Chipscope 时想要做的事情。
感谢链接和工具名称NGCBuild。我忽略了 ngcbuild，只看到了 ngdbuild :)。您应该组装您的 cmets 作为答案，以便我可以支持您的解决方案:)

标签： vhdl xilinx synthesis xilinx-ise netlist

【解决方案1】：

关于找到答案的难易程度的内部辩论除了传播问题的一些原因之外，它是 Stackoverflow 中的答案。 Stackoverflow 的想法是在有人再次提出相同问题之前搜索资源，力求成为比在整个互联网上搜索找到的更高质量的资源。

在谷歌搜索 merge .ngc Xilinx 时，我在 Xilinx 网站上找到了答案（参见 NGC File include. NGC file problem，询问如何合并 Native Generic Compiler (ngc) 网表，答案是导致现在过时的v 1.2UG628 命令行工具用户指南，最新的是 v 14.7，只能通过该版本的帮助中心获得，它不会出现在在线搜索中）。

所以有一个名为 ngcbuild 的命令行工具，它在命令行工具用户指南的第 24 章中被描述为能够合并 .ngc 网表：

NGCBuild 实用程序：

将多个源网表（EDIF 和 NGC 文件）编译成单个 NGC 文件，该文件可以作为原子实体（也称为“增量链接”）交付。

将用户约束文件 (UCF) 注释到现有网表或网表集合中

我们查看链接的 Xilinx 支持项目，我们看到了为 ChipScope 完成合并网表的假设，正如 Paebbel 所要求的那样。这是合并 .ngc 网表的大多数用途的共同点。

ChipScope Pro Software and User Guide (UG029, v 14.3) 中支持此功能，它演示了用法。请参阅编辑 CDC 项目步骤部分：

命令行 ChipScope Pro Core Inserter 流程的 Edit CDC Project 步骤用于调出 ChipScope Pro Core Inserter GUI 以编辑现有 CDC 项目（见图 3-3）。在此步骤中调用 ngcbuild 工具，并在 -ngcbuild 参数之后使用指定的参数。 ngcbuild 工具将与设计相关的所有网表组合成一个完整的 NGC 网表文件。这允许 ChipScope Pro Core Inserter 工具提供对设计中所有级别和节点的完整调试访问。

（不重复调用 ChipScope。）

它显然是解决问题的正确工具，并且根据谷歌搜索结果，Chipscope 的使用意味着在很多情况下都需要它。

【讨论】：