Verilog 去抖模块

Question

我正在使用四个 4-1 多路复用器和四个 D 触发器实现一个移位寄存器，并被赋予该模块用作去抖动器（输出到移位寄存器的时钟）。我知道去抖动器是如何工作的以及为什么要使用它们，但是有人可以解释一下这段代码是如何工作的吗？谢谢。

module debounce(
    input D_in,
    input clk_in,
    input reset,
    output D_out
    );



reg q9, q8, q7, q6, q5, q4, q3, q2, q1, q0;

always @ ( posedge clk_in or posedge reset)

if (reset == 1'b1)

        {q9, q8, q7, q6, q5, q4, q3, q2, q1, q0} <= 10'b0;
    else begin
        q9 <= q8; q8 <= q7; q7 <= q6; q6 <= q5; q5 <= q4;
        q4 <= q3; q3 <= q2; q2 <= q1; q1 <= q0; q0 <= D_in;
    end

assign D_out = !q9 & q8 & q7 & q6 & q5 &
                q4 & q3 & q2 & q1 & q0;

endmodule

Answer 1

基本上，您有一个 10 位移位寄存器 (reg [9:0] q)。在clk_in 的每个上升沿上，您将D_in 作为该寄存器的LSB 并将其余位左移。这样您就可以检查 D_in 是否在 9 个周期内为高电平（因此您可以对其进行去抖动）并驱动 D_out 输出：

assign D_out = !q9 & q8 & q7 & q6 & q5 & q4 & q3 & q2 & q1 & q0 

此外，您还需要检查移位寄存器的 MSB 是否为0，因此您将获得一个 1 作为仅一个时钟周期的输出。