使用 VHDL UCF 文件，我如何使用里面的信息来完成我的 VHDL FPGA 实现答案

【问题标题】：Using a VHDL UCF file, how do I use the info inside to complete my VHDL FPGA implementation使用 VHDL UCF 文件，我如何使用里面的信息来完成我的 VHDL FPGA 实现
【发布时间】：2013-12-06 22:34:27
【问题描述】：

我是一个新的 VHDL 用户，正在编写一个 FPGA 来控制 RGB LED。我已经完成了实际的实体和相关架构，并且还在使用 Xilinx 的测试台中进行了仿真。我现在必须完成顶层。如何使用以下信息从包含 LED 操作的模块中获取端口到实际引脚？

## LEDS
NET RGB_LED<1><0>           IOSTANDARD = LVCMOS25;
NET RGB_LED<1><0>           LOC = AR29;#
NET RGB_LED<1><1>           IOSTANDARD = LVCMOS25;
NET RGB_LED<1><1>           LOC = AR28;#
NET RGB_LED<1><2>           IOSTANDARD = LVCMOS25;
NET RGB_LED<1><2>           LOC = AT14;#
NET RGB_LED<2><0>           IOSTANDARD = LVCMOS25;
NET RGB_LED<2><0>           LOC = AR14;#
NET RGB_LED<2><1>           IOSTANDARD = LVCMOS25;

在顶层实例化的块的输出端口是我包含在一个包中的自定义类型，如下所示：

type LED_Array_Port is array (0 to 9) of std_logic_vector ( 2 downto 0);

因此有 9 个 LED，每个 LED 都有一个 R、G 和 B 引脚如何实际将我的实体的输出端口（已在顶层声明和实例化）连接到 FPGA 上的引脚？

【问题讨论】：

一个提示是让工具为您生成 UCF：例如在平面规划器中放置几个引脚。如果引脚位置错误，请不要担心：您所追求的是它用于自定义端口的语法。然后，您可以根据需要对其进行编辑。

标签： vhdl xilinx

【解决方案1】：

您的 UCF 文件是执行此操作的正确位置。如果您无法使上面显示的内容正常工作，那么我建议您从顶级实体中删除该特殊的用户定义类型。我怀疑这些工具不知道该怎么做，并且无法将您的 UCF 约束与您的任何顶级实体信号匹配。只需制作顶级类型 std_logic 或 std_logic_vector ，看看是否有帮助。

【讨论】：

我现在意识到我可能需要使用工具来生成 UCF，而不是尝试从头开始。通过简单地引用为 2D 数组即 . 来管理自定义类型