VHDL: if cnt_max = maxtime then null; else @@@@@@@@@@@; Verilog: if(cnt_max == maxtime) ; else @@@@@@@@@@@@@; 相关文章: 2021-12-17 2022-12-23 2022-12-23 2021-11-08 2022-12-23 2021-10-17 2022-12-23