SDRAM+FPGA+MCU

SDRAM+FPGA+MCU这个架构中，不知道能否做成SRAM的模式。目前设计的是MCU通过FPGA读SDRAM数据时需要提供同步时钟信号，这样不是很好用。现在想改为FPGA内部自己如同步，即当有WR和CS的下降沿同时来时FPGA内部捕捉这两个信号，然后与内部时钟同步。两个时钟周期输出一组数据。