1.输入输出的定义,看起来整齐

Verilog代码规范(持续更新)

2.always、if或其他语句后begin写在同一行,这样可以避免begin占用过多的行,代码密度更大

Verilog代码规范(持续更新)

Verilog代码规范(持续更新)

3.end后面要有注释,以标明是哪个关键词的结束,除了endcase和endmodule不用

Verilog代码规范(持续更新)

4.case语句下的分支要排列整齐

Verilog代码规范(持续更新)

5.就算只有一行代码,都必须加上begin end

6.testbench的命名要为xxx_tb

 

相关文章:

  • 2022-12-23
  • 2021-05-19
  • 2022-12-23
  • 2022-12-23
  • 2022-12-23
  • 2022-12-23
  • 2021-11-14
  • 2021-10-16
猜你喜欢
  • 2021-11-22
  • 2021-11-05
  • 2022-12-23
  • 2021-09-02
  • 2021-10-23
  • 2022-12-23
  • 2022-12-23
相关资源
相似解决方案