今天的任务

     看完verilog那些事儿（以前看过部分），写一个驱动7段数码管的.v(以前写过，并封装成IP核，不过是参照别人的)，并用Modelsim仿真，验证（以前没有用过）。晚上写今天完成的成果！

相关文章：

  • 2021-12-01
  • 2021-10-06
  • 2022-12-23
  • 2021-12-09
  • 2022-01-22
  • 2021-12-24
  • 2021-11-11
  • 2021-05-01
猜你喜欢
  • 2021-08-18
  • 2021-06-28
  • 2022-12-23
  • 2021-08-26
  • 2022-03-09
  • 2021-06-16
相关资源
相似解决方案
热门标签
Java Python linux javascript Mysql C# Docker 算法 前端 SpringBoot Redis Vue spring 设计模式 .net core .net kubernetes c++ 数据库 数据结构 大数据 js 机器学习 微服务 Android Go 程序员 面试 JVM ASP.net core 云原生 人工智能 后端 PHP git CSS golang k8s Nginx Django mybatis 深度学习 多线程 React 架构 devops 爬虫 云计算 Spring Boot LeetCode