目录
PLA和PAL的区别
在使用PLA的时候由于在AND plane 和 OR plane上使用的都是灵活的可编程部件，会在可编程的节点上带有寄生电容和寄生电阻，这回影响到门电路输出结果的速度。为了消除这样的影响这里采取的方式是牺牲PLA的编程灵活性，将PLA的输出端固定下来，这样就成为了需要的PAL，注意这两者跟上一节讲的基于存储器的可编程逻辑器件都只能描述组合逻辑而不能描述时序逻辑。在后一小段中会讲到可以用来描述时序逻辑的器件。
由前一节可知PLA的结构如下图所示，其中AND线有多少条是根据卡诺图的化简结果来定的（假设两个输出化简的结果有4个不同的项那就是这样了）
假设和
的表达式为：
那么可以得出其结构如下图所示：
而改进后的PLA结构如下所示，在图中可以看出，变化主要有两处即图中箭头所指的1和2。在1处增加的线可以用来扩展表达式，比如说一个表达式需要3个以上的不同多项式时显然在这里，用一个输出单元时不能表达的所以需要有另一个单元合作才能表达出，
例如：
当时，
可以将其化为两个方程组成的方程组如下
其结构就变成了下面这张图所示
Macrocell 和 Macroblocks
就如上面所说的以上所有的结构都不能表达时序逻辑，如果需要表达时序逻辑的话那么我们就需要在上面的基础上加入触发器了。如下图所示就是一个加了触发器的Macrocell。触发器的部分可以由multiplexer对其输入和输出信号进行选择。一个Macrocell只能输出一路信号，可以用多个Macrocell组成一个Macroblock输出多路信号。