利用数字集成电路，而不用单片机进行的数字频率计的仿真设计。
电路没有设计时钟发生器，有proteus的信号源产生。
电路主要有锁存器与数码管组成的显示部分，计数器以及触发器组成
（锁存器与数码管）74HC573的LE脚为1的时候是允许数据输入。
（计数器）40110集成电路计数器 9脚CLKUP为输入脚，10脚CARRY为溢出脚，用于串联下一个计数器集成电路。每增加10次就溢出一次。AB~G脚为数码管接口，此集成电路不需要译码器。
TE低电平为允许计数
REST为高电平为清零
触发器电路，触发器电路用来控制各个功能模块的时序，触发器为时钟上升沿翻转。
时序图，时钟频率是0.5Hz，高电平与低电平各1秒钟，时序循环周期为2个时钟周期，即4秒